JCS	2(PC)
	RETFL	$4

// Was bug: LOOP is a branch instruction.
	JCS	2(PC)
loop:
	LOOP	loop // LOOP

	// Intel pseudonyms for our own renamings.
	PADDD	M2, M1 // PADDL M2, M1
	MOVDQ2Q	X1, M1 // MOVQ X1, M1
	MOVNTDQ	X1, (AX)	// MOVNTO X1, (AX)
	MOVOA	(AX), X1	// MOVO (AX), X1

// Tests for SP indexed addresses.
	MOVQ	foo(SP)(AX*1), BX		// 488b1c04
	MOVQ	foo+32(SP)(CX*2), DX		// 488b544c20

	//	}
	MOVW	R1, FCR0

	//	LMOVW rreg ',' mreg
	//	{
	//		outcode(int($1), &$2, 0, &$4);
	//	}
	MOVW	R1, M1
	MOVW	R1, M1

	//	LMOVW mreg ',' rreg
	//	{
	//		outcode(int($1), &$2, 0, &$4);
	//	}
	MOVW	M1, R1
	MOVW	M1, R1


	//
	// integer operations
	// logical instructions
	// shift instructions
	// unary instructions
	//

	//

	// 31.6: Configuration Setting Instructions
	VSETVLI	X10, E8, M1, TU, MU, X12		// 57760500
	VSETVLI	X10, E16, M1, TU, MU, X12		// 57768500
	VSETVLI	X10, E32, M1, TU, MU, X12		// 57760501
	VSETVLI	X10, E64, M1, TU, MU, X12		// 57768501
	VSETVLI	X10, E32, M1, TU, MA, X12		// 57760509
	VSETVLI	X10, E32, M1, TA, MA, X12		// 5776050d
	VSETVLI	X10, E32, M2, TA, MA, X12		// 5776150d

//	}
	MOVW	R1, FCR31 // 44c1f800

//	LMOVW rreg ',' mreg
//	{
//		outcode(int($1), &$2, 0, &$4);
//	}
	MOVW	R1, M1 // 40810800
	MOVV	R1, M1 // 40a10800

//	LMOVW mreg ',' rreg
//	{
//		outcode(int($1), &$2, 0, &$4);
//	}
	MOVW	M1, R1 // 40010800
	MOVV	M1, R1 // 40210800


//
// integer operations
// logical instructions
// shift instructions
// unary instructions
//

	SRLI	$1, F1, X5			// ERROR "expected integer register in rs1 position but got non-integer register F1"

	//
	// "V" Standard Extension for Vector Operations, Version 1.0
	//
	VSETVLI		$32, E16, M1, TU, MU, X12	// ERROR "must be in range [0, 31] (5 bits)"
	VSETVLI		$-1, E32, M2, TA, MA, X12	// ERROR "must be in range [0, 31] (5 bits)"
	VSETVL		X10, X11			// ERROR "expected integer register in rs1 position"

s2[0] = 42                     // setting s2[0] changes s1[0] as well
fmt.Println(s1, s2)            // prints [42] [42 2 3]

var m1 = make(map[string]int)
var m2 = m1                    // m2 stores the map descriptor of m1
m1["foo"] = 42                 // setting m1["foo"] changes m2["foo"] as well
fmt.Println(m2["foo"])         // prints 42
</pre>

<h3 id="If_statements">If statements</h3>

<p>

// ---------- VZERO RED1 VSCBIQ M0, T0, CAR1 VSQ M0, T0, ADD1 VSBCBIQ T1, M1, CAR1, CAR1M VSBIQ T1, M1, CAR1, ADD2 VSBIQ T2, RED1, CAR1M, T2 // what output to use, ADD2||ADD1 or T1||T0? VSEL T0, ADD1, T2, T0 VSEL T1, ADD2, T2, T1 VPDI $0x4, T0, T0, T0 VST T0, (0*16)(res_ptr) VPDI $0x4, T1, T1, T1 VST T1, (1*16)(res_ptr) RET #undef res_ptr #undef x_ptr #undef y_ptr #undef X0 #undef X1 #undef Y0 #undef Y1 #undef M0 #undef M1 #undef T0 #undef T1 #undef T2 #undef YDIG #undef ADD1 #undef ADD1H #undef...