return true
	}
	// match: (FSUBS a (FNMULS x y))
	// cond: a.Block.Func.useFMA(v)
	// result: (FMADDS a x y)
	for {
		a := v_0
		if v_1.Op != OpARM64FNMULS {
			break
		}
		y := v_1.Args[1]
		x := v_1.Args[0]
		if !(a.Block.Func.useFMA(v)) {
			break
		}
		v.reset(OpARM64FMADDS)
		v.AddArg3(a, x, y)
		return true
	}
	// match: (FSUBS (FNMULS x y) a)

	//TODO: FSUB F3, F0                     // d8e3
	//TODO: FSUBR F0, F2                    // dcea
	//TODO: FSUBR F0, F3                    // dceb
	//TODO: FSUBS (BX)                      // d823
	//TODO: FSUBS (R11)                     // 41d823
	//TODO: FSUBL (BX)                      // dc23
	//TODO: FSUBL (R11)                     // 41dc23
	//TODO: FSUBRP F0, F2                   // deea