DIVPS X11, X11                          // 450f5edb
	DIVSD (BX), X2                          // f20f5e13
	DIVSD (R11), X2                         // f2410f5e13
	DIVSD X2, X2                            // f20f5ed2
	DIVSD X11, X2                           // f2410f5ed3
	DIVSD (BX), X11                         // f2440f5e1b
	DIVSD (R11), X11                        // f2450f5e1b
	DIVSD X2, X11                           // f2440f5eda

		v.Aux = symToAux(sym)
		v.AddArg4(ptr, old, new_, mem)
		return true
	}
	return false
}
func rewriteValueAMD64_OpAMD64DIVSD(v *Value) bool {
	v_1 := v.Args[1]
	v_0 := v.Args[0]
	// match: (DIVSD x l:(MOVSDload [off] {sym} ptr mem))
	// cond: canMergeLoadClobber(v, l, x) && clobber(l)
	// result: (DIVSDload x [off] {sym} ptr mem)
	for {
		x := v_0
		l := v_1
		if l.Op != OpAMD64MOVSDload {