VPSHRDVW 7(SI), X8, K7, X9                         // 6272bd0f728e07000000
	VPSHRDVW X2, X9, K7, X9                            // 6272b50f72ca
	VPSHRDVW X31, X9, K7, X9                           // 6212b50f72cf
	VPSHRDVW X11, X9, K7, X9                           // 6252b50f72cb
	VPSHRDVW (AX), X9, K7, X9                          // 6272b50f7208

	// Zevex_r_v_k_rm.
	VMOVSD X2, X9, K5, X21 // 62b1b70d11d5 or 62e1b70d10ea
	VMOVSD X21, X2, K5, X9 // 62c1ef0d11e9 or 6231ef0d10cd
	VMOVSD X9, X21, K5, X2 // 6271d70511ca or 62d1d70510d1
	// Zevex_r_v_rm.
	VMOVSD X2, X9, X21 // 62b1b70811d5 or 62e1b70810ea
	VMOVSD X21, X2, X9 // 62c1ef0811e9 or 6231ef0810cd
	VMOVSD X9, X21, X2 // 6271d70011ca or 62d1d70010d1
	VPMOVDB X2, X21    // 62b27e0831d5

	CANDI	$31, X10				// 7d89

	// 26.5.3: Compressed Integer Register-Register Operations
	CMV	X6, X5					// 9a82
	CADD	X9, X8					// 2694
	CAND	X9, X8					// 658c
	COR	X9, X8					// 458c
	CXOR	X9, X8					// 258c
	CSUB	X9, X8					// 058c
	CADDW	X9, X8					// 259c
	CSUBW	X9, X8					// 059c

	// 26.5.5: Compressed NOP Instruction
	CNOP						// 0100

	// 26.5.6: Compressed Breakpoint Instruction